1.2 可测性设计的相关标准及方法

1.2.1 可测性设计的相关标准

可测性设计的基本原理是要转变测试思想，将输入信号的枚举与排列的完全测试方法，转变为对电路内各个节点的测试，即直接对电路硬件组成单元进行测试，降低测试的复杂性。

制定可测性国际标准的目标，是尽可能使测试方法、结构、接口和数据格式标准化。这也是保证可测性设计技术通用性和可复用性的重要基础。

可测性国际标准的制定，起源于20世纪80年代末期。当时基于结构化可测性设计方法已经相当成熟，但存在过程复杂、设计周期较长、成本高、设计方法不兼容、产品的维修性较差等缺陷，严重影响了可测性设计技术的应用。鉴于结构化可测性设计方法的上述缺点，有必要开发一种更为简单、标准化的可测性设计方法。

1990年，美国电气电子工程师学会（IEEE）和联合测试工作组（JTAG）共同推出了IEEE 1149.1-1990边界扫描标准，目前该标准仍是数字集成电路与系统的主流可测性设计标准。经过对该标准的扩展，形成了混合信号测试的国际标准IEEE 1149.4，模块级的测试与维护总线标准IEEE 1149.5，高级数字化网络测试标准IEEE 1149.6。在IEEE颁布的基于内嵌芯核的片上系统（SoC）测试标准IEEE P1500中，也借鉴和采纳了IEEE 1149.1中的许多原理和技术，并在总体上与IEEE 1149.1兼容。由于该技术是由JTAG提出的，所以常被称为JTAG标准，其接口和总线常被称为JTAG接口和JTAG总线。